Stratix® 10 SX SoC Development Kit User Guide

ID 683303
Date 6/06/2024
Public
Document Table of Contents

4.7.1. PCIe* Slot

The PCIe* root port is a PCIe* Gen3 x16 port. This port is assigned to 4K, 4L and 4M Banks. The transceiver I/O bank power is connected to 1.8 V.

PCIE_PRSNT2n, PCIE_PERSTn and PCIE_WAKE_N 3V3 signals are mapped to the dedicated transceiver I/O bank (IO4) in the MAX® 10. The system performance of the PCIe* root port should meet the PCIe* 3.0 specifications.

Table 13.  PCIE Root Port FPGA Pin Map
Pin Name Schematic Signal Name Direction Description
PIN_V12 PCIE_REFCLK_QR0_P Input REFCLK_GXBR4K_CHTP
PIN_V13 PCIE_REFCLK_QR0_N Input REFCLK_GXBR4K_CHTN
PIN_L4 PCIE_TX_N15 Output GXBR4M_TX_CH3N
PIN_L3 PCIE_TX_P15 Output GXBR4M_TX_CH3P
PIN_H6 PCIE_RX_N15 Input GXBR4M_RX_CH3N
PIN_H5 PCIE_RX_P15 Input GXBR4M_RX_CH3P
PIN_K2 PCIE_TX_N14 Output GXBR4M_TX_CH2N
PIN_K1 PCIE_TX_P14 Output GXBR4M_TX_CH2P
PIN_L8 PCIE_RX_N14 Input GXBR4M_RX_CH2N
PIN_L7 PCIE_RX_P14 Input GXBR4M_RX_CH2P
PIN_N4 PCIE_TX_N13 Output GXBR4M_TX_CH1N
PIN_N3 PCIE_TX_P13 Output GXBR4M_TX_CH1P
PIN_K6 PCIE_RX_N13 Input GXBR4M_RX_CH1N
PIN_K5 PCIE_RX_P13 Input GXBR4M_RX_CH1P
PIN_M2 PCIE_TX_N12 Output GXBR4M_TX_CH0N
PIN_M1 PCIE_TX_P12 Output GXBR4M_TX_CH0P
PIN_N8 PCIE_RX_N12 Input GXBR4M_RX_CH0N
PIN_N7 PCIE_RX_P12 Input GXBR4M_RX_CH0P
PIN_R4 PCIE_TX_N11 Output GXBR4L_TX_CH5N
PIN_R3 PCIE_TX_P11 Output GXBR4L_TX_CH5P
PIN_M6 PCIE_RX_N11 Input GXBR4L_RX_CH5N
PIN_M5 PCIE_RX_P11 Input GXBR4L_RX_CH5P
PIN_P2 PCIE_TX_N10 Output GXBR4L_TX_CH4N
PIN_P1 PCIE_TX_P10 Output GXBR4L_TX_CH4P
PIN_R8 PCIE_RX_N10 Input GXBR4L_RX_CH4N
PIN_R7 PCIE_RX_P10 Input GXBR4L_RX_CH4P
PIN_T2 PCIE_TX_N9 Output GXBR4L_TX_CH3N
PIN_T1 PCIE_TX_P9 Output GXBR4L_TX_CH3P
PIN_P6 PCIE_RX_N9 Input GXBR4L_RX_CH3N
PIN_P5 PCIE_RX_P9 Input GXBR4L_RX_CH3P
PIN_U4 PCIE_TX_N8 Output GXBR4L_TX_CH2N
PIN_U3 PCIE_TX_P8 Output GXBR4L_TX_CH2P
PIN_T6 PCIE_RX_N8 Input GXBR4L_RX_CH2N
PIN_T5 PCIE_RX_P8 Input GXBR4L_RX_CH2P
PIN_V2 PCIE_TX_N7 Output GXBR4L_TX_CH1N
PIN_V1 PCIE_TX_P7 Output GXBR4L_TX_CH1P
PIN_U8 PCIE_RX_N7 Input GXBR4L_RX_CH1N
PIN_U7 PCIE_RX_P7 Input GXBR4L_RX_CH1P
PIN_Y2 PCIE_TX_N6 Output GXBR4L_TX_CH0N
PIN_Y1 PCIE_TX_P6 Output GXBR4L_TX_CH0P
PIN_V6 PCIE_RX_N6 Input GXBR4L_RX_CH0N
PIN_V5 PCIE_RX_P6 Input GXBR4L_RX_CH0P
PIN_W4 PCIE_TX_N5 Output GXBR4K_TX_CH5N
PIN_W3 PCIE_TX_P5 Output GXBR4K_TX_CH5P
PIN_Y6 PCIE_RX_N5 Input GXBR4K_RX_CH5N
PIN_Y5 PCIE_RX_P5 Input GXBR4K_RX_CH5P
PIN_AB2 PCIE_TX_N4 Output GXBR4K_TX_CH4N
PIN_AB1 PCIE_TX_P4 Output GXBR4K_TX_CH4P
PIN_W8 PCIE_RX_N4 Input GXBR4K_RX_CH4N
PIN_W7 PCIE_RX_P4 Input GXBR4K_RX_CH4P
PIN_AA4 PCIE_TX_N3 Output GXBR4K_TX_CH3N
PIN_AA3 PCIE_TX_P3 Output GXBR4K_TX_CH3P
PIN_AB6 PCIE_RX_N3 Input GXBR4K_RX_CH3N
PIN_AB5 PCIE_RX_P3 Input GXBR4K_RX_CH3P
PIN_AD2 PCIE_TX_N2 Output GXBR4K_TX_CH2N
PIN_AD1 PCIE_TX_P2 Output GXBR4K_TX_CH2P
PIN_AA8 PCIE_RX_N2 Input GXBR4K_RX_CH2N
PIN_AA7 PCIE_RX_P2 Input GXBR4K_RX_CH2P
PIN_AC4 PCIE_TX_N1 Output GXBR4K_TX_CH1N
PIN_AC3 PCIE_TX_P1 Output GXBR4K_TX_CH1P
PIN_AD6 PCIE_RX_N1 Input GXBR4K_RX_CH1N
PIN_AD5 PCIE_RX_P1 Input GXBR4K_RX_CH1P
PIN_AE4 PCIE_TX_N0 Output GXBR4K_TX_CH0N
PIN_AE3 PCIE_TX_P0 Output GXBR4K_TX_CH0P
PIN_AC8 PCIE_RX_N0 Input GXBR4K_RX_CH0N
PIN_AC7 PCIE_RX_P0 Input GXBR4K_RX_CH0P