SPI_Master Summary

Module Instance	Base Address
`i_spim_0_ssi_address_block`	`0xFFDA4000`
`i_spim_1_ssi_address_block`	`0xFFDA5000`

Register Address Offset	Bit Fields
`i_spim_0_ssi_address_block`
`CTRLR0` `0x0` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD_CTRLR0` `RO 0x0`									`SPI_FRF` `RO 0x0`		`DFS_32` `RW 0x7`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`CFS` `RW 0x0`				`SRL` `RW 0x0`	`RSVD_SLV_OE` `RO 0x0`	`TMOD` `RW 0x0`		`SCPOL` `RW 0x0`	`SCPH` `RW 0x0`	`FRF` `RW 0x0`		`DFS` `RO 0x0`
`CTRLR1` `0x4` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD_CTRLR1` `RO 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`NDF` `RW 0x0`
`SSIENR` `0x8` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD_SSIENR` `RO 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`RSVD_SSIENR` `RO 0x0`															`SSI_EN` `RW 0x0`
`MWCR` `0xC` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD_MWCR` `RO 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`RSVD_MWCR` `RO 0x0`													`MHS` `RW 0x0`	`MDD` `RW 0x0`	`MWMOD` `RW 0x0`
`SER` `0x10` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD_SER` `RO 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`RSVD_SER` `RO 0x0`												`SER` `RW 0x0`
`BAUDR` `0x14` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD_BAUDR` `RO 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`SCKDV` `RW 0x0`
`TXFTLR` `0x18` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD_TXFTLR` `RO 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`RSVD_TXFTLR` `RO 0x0`								`TFT` `RW 0x0`
`RXFTLR` `0x1C` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD_RXFTLR` `RO 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`RSVD_RXFTLR` `RO 0x0`								`RFT` `RW 0x0`
`TXFLR` `0x20` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD_TXFLR` `RO 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`RSVD_TXFLR` `RO 0x0`							`TXTFL` `RO 0x0`
`RXFLR` `0x24` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD_RXFLR` `RO 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`RSVD_RXFLR` `RO 0x0`							`RXTFL` `RO 0x0`
`SR` `0x28` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD_SR` `RO 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`RSVD_SR` `RO 0x0`									`DCOL` `RO 0x0`	`RSVD_TXE` `RO 0x0`	`RFF` `RO 0x0`	`RFNE` `RO 0x0`	`TFE` `RO 0x1`	`TFNF` `RO 0x1`	`BUSY` `RO 0x0`
`IMR` `0x2C` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD_IMR` `RO 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`RSVD_IMR` `RO 0x0`										`MSTIM` `RW 0x1`	`RXFIM` `RW 0x1`	`RXOIM` `RW 0x1`	`RXUIM` `RW 0x1`	`TXOIM` `RW 0x1`	`TXEIM` `RW 0x1`
`ISR` `0x30` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD_ISR` `RO 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`RSVD_ISR` `RO 0x0`										`MSTIS` `RO 0x0`	`RXFIS` `RO 0x0`	`RXOIS` `RO 0x0`	`RXUIS` `RO 0x0`	`TXOIS` `RO 0x0`	`TXEIS` `RO 0x0`
`RISR` `0x34` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD_RISR` `RO 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`RSVD_RISR` `RO 0x0`										`MSTIR` `RO 0x0`	`RXFIR` `RO 0x0`	`RXOIR` `RO 0x0`	`RXUIR` `RO 0x0`	`TXOIR` `RO 0x0`	`TXEIR` `RO 0x0`
`TXOICR` `0x38` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD_TXOICR` `RO 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`RSVD_TXOICR` `RO 0x0`															`TXOICR` `RO 0x0`
`RXOICR` `0x3C` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD_RXOICR` `RO 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`RSVD_RXOICR` `RO 0x0`															`RXOICR` `RO 0x0`
`RXUICR` `0x40` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD_RXUICR` `RO 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`RSVD_RXUICR` `RO 0x0`															`RXUICR` `RO 0x0`
`MSTICR` `0x44` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD_MSTICR` `RO 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`RSVD_MSTICR` `RO 0x0`															`MSTICR` `RO 0x0`
`ICR` `0x48` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD_ICR` `RO 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`RSVD_ICR` `RO 0x0`															`ICR` `RO 0x0`
`DMACR` `0x4C` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD_DMACR` `RO 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`RSVD_DMACR` `RO 0x0`														`TDMAE` `RW 0x0`	`RDMAE` `RW 0x0`
`DMATDLR` `0x50` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD_DMATDLR` `RO 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`RSVD_DMATDLR` `RO 0x0`								`DMATDL` `RW 0x0`
`DMARDLR` `0x54` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD_DMARDLR` `RO 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`RSVD_DMARDLR` `RO 0x0`								`DMARDL` `RW 0x0`
`IDR` `0x58` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`IDCODE` `RO 0x5510000`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`IDCODE` `RO 0x5510000`
`SSI_VERSION_ID` `0x5C` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`SSI_COMP_VERSION` `RO 0x3430302A`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`SSI_COMP_VERSION` `RO 0x3430302A`
`DR0` `0x60` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr0` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr0` `RW 0x0`
`DR1` `0x64` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr1` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr1` `RW 0x0`
`DR2` `0x68` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr2` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr2` `RW 0x0`
`DR3` `0x6C` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr3` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr3` `RW 0x0`
`DR4` `0x70` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr4` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr4` `RW 0x0`
`DR5` `0x74` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr5` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr5` `RW 0x0`
`DR6` `0x78` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr6` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr6` `RW 0x0`
`DR7` `0x7C` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr7` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr7` `RW 0x0`
`DR8` `0x80` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr8` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr8` `RW 0x0`
`DR9` `0x84` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr9` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr9` `RW 0x0`
`DR10` `0x88` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr10` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr10` `RW 0x0`
`DR11` `0x8C` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr11` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr11` `RW 0x0`
`DR12` `0x90` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr12` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr12` `RW 0x0`
`DR13` `0x94` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr13` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr13` `RW 0x0`
`DR14` `0x98` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr14` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr14` `RW 0x0`
`DR15` `0x9C` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr15` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr15` `RW 0x0`
`DR16` `0xA0` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr16` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr16` `RW 0x0`
`DR17` `0xA4` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr17` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr17` `RW 0x0`
`DR18` `0xA8` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr18` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr18` `RW 0x0`
`DR19` `0xAC` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr19` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr19` `RW 0x0`
`DR20` `0xB0` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr20` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr20` `RW 0x0`
`DR21` `0xB4` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr21` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr21` `RW 0x0`
`DR22` `0xB8` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr22` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr22` `RW 0x0`
`DR23` `0xBC` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr23` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr23` `RW 0x0`
`DR24` `0xC0` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr24` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr24` `RW 0x0`
`DR25` `0xC4` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr25` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr25` `RW 0x0`
`DR26` `0xC8` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr26` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr26` `RW 0x0`
`DR27` `0xCC` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr27` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr27` `RW 0x0`
`DR28` `0xD0` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr28` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr28` `RW 0x0`
`DR29` `0xD4` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr29` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr29` `RW 0x0`
`DR30` `0xD8` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr30` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr30` `RW 0x0`
`DR31` `0xDC` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr31` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr31` `RW 0x0`
`DR32` `0xE0` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr32` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr32` `RW 0x0`
`DR33` `0xE4` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr33` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr33` `RW 0x0`
`DR34` `0xE8` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr34` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr34` `RW 0x0`
`DR35` `0xEC` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr35` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr35` `RW 0x0`
`RX_SAMPLE_DLY` `0xF0` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD_RX_SAMPLE_DLY` `RO 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`RSVD_RX_SAMPLE_DLY` `RO 0x0`								`RSD` `RW 0x0`
`RSVD_1` `0xF8` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD1` `RO 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`RSVD1` `RO 0x0`
`RSVD_2` `0xFC` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD2` `RO 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`RSVD2` `RO 0x0`
`i_spim_1_ssi_address_block`
`CTRLR0` `0x0` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD_CTRLR0` `RO 0x0`									`SPI_FRF` `RO 0x0`		`DFS_32` `RW 0x7`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`CFS` `RW 0x0`				`SRL` `RW 0x0`	`RSVD_SLV_OE` `RO 0x0`	`TMOD` `RW 0x0`		`SCPOL` `RW 0x0`	`SCPH` `RW 0x0`	`FRF` `RW 0x0`		`DFS` `RO 0x0`
`CTRLR1` `0x4` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD_CTRLR1` `RO 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`NDF` `RW 0x0`
`SSIENR` `0x8` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD_SSIENR` `RO 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`RSVD_SSIENR` `RO 0x0`															`SSI_EN` `RW 0x0`
`MWCR` `0xC` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD_MWCR` `RO 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`RSVD_MWCR` `RO 0x0`													`MHS` `RW 0x0`	`MDD` `RW 0x0`	`MWMOD` `RW 0x0`
`SER` `0x10` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD_SER` `RO 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`RSVD_SER` `RO 0x0`												`SER` `RW 0x0`
`BAUDR` `0x14` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD_BAUDR` `RO 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`SCKDV` `RW 0x0`
`TXFTLR` `0x18` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD_TXFTLR` `RO 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`RSVD_TXFTLR` `RO 0x0`								`TFT` `RW 0x0`
`RXFTLR` `0x1C` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD_RXFTLR` `RO 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`RSVD_RXFTLR` `RO 0x0`								`RFT` `RW 0x0`
`TXFLR` `0x20` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD_TXFLR` `RO 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`RSVD_TXFLR` `RO 0x0`							`TXTFL` `RO 0x0`
`RXFLR` `0x24` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD_RXFLR` `RO 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`RSVD_RXFLR` `RO 0x0`							`RXTFL` `RO 0x0`
`SR` `0x28` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD_SR` `RO 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`RSVD_SR` `RO 0x0`									`DCOL` `RO 0x0`	`RSVD_TXE` `RO 0x0`	`RFF` `RO 0x0`	`RFNE` `RO 0x0`	`TFE` `RO 0x1`	`TFNF` `RO 0x1`	`BUSY` `RO 0x0`
`IMR` `0x2C` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD_IMR` `RO 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`RSVD_IMR` `RO 0x0`										`MSTIM` `RW 0x1`	`RXFIM` `RW 0x1`	`RXOIM` `RW 0x1`	`RXUIM` `RW 0x1`	`TXOIM` `RW 0x1`	`TXEIM` `RW 0x1`
`ISR` `0x30` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD_ISR` `RO 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`RSVD_ISR` `RO 0x0`										`MSTIS` `RO 0x0`	`RXFIS` `RO 0x0`	`RXOIS` `RO 0x0`	`RXUIS` `RO 0x0`	`TXOIS` `RO 0x0`	`TXEIS` `RO 0x0`
`RISR` `0x34` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD_RISR` `RO 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`RSVD_RISR` `RO 0x0`										`MSTIR` `RO 0x0`	`RXFIR` `RO 0x0`	`RXOIR` `RO 0x0`	`RXUIR` `RO 0x0`	`TXOIR` `RO 0x0`	`TXEIR` `RO 0x0`
`TXOICR` `0x38` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD_TXOICR` `RO 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`RSVD_TXOICR` `RO 0x0`															`TXOICR` `RO 0x0`
`RXOICR` `0x3C` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD_RXOICR` `RO 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`RSVD_RXOICR` `RO 0x0`															`RXOICR` `RO 0x0`
`RXUICR` `0x40` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD_RXUICR` `RO 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`RSVD_RXUICR` `RO 0x0`															`RXUICR` `RO 0x0`
`MSTICR` `0x44` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD_MSTICR` `RO 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`RSVD_MSTICR` `RO 0x0`															`MSTICR` `RO 0x0`
`ICR` `0x48` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD_ICR` `RO 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`RSVD_ICR` `RO 0x0`															`ICR` `RO 0x0`
`DMACR` `0x4C` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD_DMACR` `RO 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`RSVD_DMACR` `RO 0x0`														`TDMAE` `RW 0x0`	`RDMAE` `RW 0x0`
`DMATDLR` `0x50` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD_DMATDLR` `RO 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`RSVD_DMATDLR` `RO 0x0`								`DMATDL` `RW 0x0`
`DMARDLR` `0x54` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD_DMARDLR` `RO 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`RSVD_DMARDLR` `RO 0x0`								`DMARDL` `RW 0x0`
`IDR` `0x58` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`IDCODE` `RO 0x5510000`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`IDCODE` `RO 0x5510000`
`SSI_VERSION_ID` `0x5C` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`SSI_COMP_VERSION` `RO 0x3430302A`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`SSI_COMP_VERSION` `RO 0x3430302A`
`DR0` `0x60` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr0` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr0` `RW 0x0`
`DR1` `0x64` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr1` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr1` `RW 0x0`
`DR2` `0x68` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr2` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr2` `RW 0x0`
`DR3` `0x6C` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr3` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr3` `RW 0x0`
`DR4` `0x70` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr4` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr4` `RW 0x0`
`DR5` `0x74` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr5` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr5` `RW 0x0`
`DR6` `0x78` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr6` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr6` `RW 0x0`
`DR7` `0x7C` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr7` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr7` `RW 0x0`
`DR8` `0x80` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr8` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr8` `RW 0x0`
`DR9` `0x84` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr9` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr9` `RW 0x0`
`DR10` `0x88` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr10` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr10` `RW 0x0`
`DR11` `0x8C` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr11` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr11` `RW 0x0`
`DR12` `0x90` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr12` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr12` `RW 0x0`
`DR13` `0x94` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr13` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr13` `RW 0x0`
`DR14` `0x98` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr14` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr14` `RW 0x0`
`DR15` `0x9C` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr15` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr15` `RW 0x0`
`DR16` `0xA0` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr16` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr16` `RW 0x0`
`DR17` `0xA4` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr17` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr17` `RW 0x0`
`DR18` `0xA8` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr18` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr18` `RW 0x0`
`DR19` `0xAC` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr19` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr19` `RW 0x0`
`DR20` `0xB0` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr20` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr20` `RW 0x0`
`DR21` `0xB4` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr21` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr21` `RW 0x0`
`DR22` `0xB8` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr22` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr22` `RW 0x0`
`DR23` `0xBC` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr23` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr23` `RW 0x0`
`DR24` `0xC0` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr24` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr24` `RW 0x0`
`DR25` `0xC4` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr25` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr25` `RW 0x0`
`DR26` `0xC8` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr26` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr26` `RW 0x0`
`DR27` `0xCC` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr27` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr27` `RW 0x0`
`DR28` `0xD0` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr28` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr28` `RW 0x0`
`DR29` `0xD4` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr29` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr29` `RW 0x0`
`DR30` `0xD8` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr30` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr30` `RW 0x0`
`DR31` `0xDC` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr31` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr31` `RW 0x0`
`DR32` `0xE0` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr32` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr32` `RW 0x0`
`DR33` `0xE4` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr33` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr33` `RW 0x0`
`DR34` `0xE8` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr34` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr34` `RW 0x0`
`DR35` `0xEC` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`dr35` `RW 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`dr35` `RW 0x0`
`RX_SAMPLE_DLY` `0xF0` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD_RX_SAMPLE_DLY` `RO 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`RSVD_RX_SAMPLE_DLY` `RO 0x0`								`RSD` `RW 0x0`
`RSVD_1` `0xF8` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD1` `RO 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`RSVD1` `RO 0x0`
`RSVD_2` `0xFC` 32-bit	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	`RSVD2` `RO 0x0`
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	`RSVD2` `RO 0x0`