用于 PCI Express* 的 Intel® FPGA R-tile Avalon® Streaming IP设计实例用户指南

下载 PDF
ID 683544
日期 12/13/2021
Public

本文档可提供新的版本。客户应 单击此处 前往查看最新版本。

仅对英特尔可见 — GUID： nik1410565017683

Ixiasoft

查看详细信息

文档目录
文档目录 x
1. 设计示例描述 2. 快速入门指南 3. 用于 PCI Express* 的 Intel® FPGA R-tile Avalon® Streaming IP设计实例用户指南存档 4. 用于PCI Express的Intel FPGA R-tile Avalon® Streaming IP设计实例用户指南文档修订历史
1. 设计示例描述 x
1.1. Credit初始化顺序
1.1. Credit初始化顺序 x
1.1.1. Credit值初始化和返回 1.1.2. Credit分配
2. 快速入门指南 x
2.1. 目录结构 2.2. 生成设计实例 2.3. 仿真设计实例 2.4. 根端口BFM 2.5. 编译设计实例 2.6. 运行设计实例
2.3. 仿真设计实例 x
2.3.1. 测试台（Testbench）
2.3.1. 测试台（Testbench） x
2.3.1.1. 测试台模块 2.3.1.2. 测试驱动器模块(Test Driver Module) 2.3.1.3. PIO设计实例
2.4. 根端口BFM x
2.4.1. BFM存储器映射 2.4.2. 配置空间总线和器件编号 2.4.3. Root Port和Endpoint的配置 2.4.4. 对Application Layer发布Read和Write事务 2.4.5. BFM处理过程与函数
2.4.5. BFM处理过程与函数 x
2.4.5.1. ebfm_barwr规程 2.4.5.2. ebfm_barwr_imm处理过程 2.4.5.3. ebfm_barrd_wait处理过程 2.4.5.4. ebfm_barrd_nowt处理过程 2.4.5.5. ebfm_cfgwr_imm_wait处理过程 2.4.5.6. ebfm_cfgwr_imm_nowt处理过程 2.4.5.7. ebfm_cfgrd_wait处理过程 2.4.5.8. ebfm_cfgrd_nowt处理过程 2.4.5.9. BFM配置处理过程 2.4.5.10. BFM共享存储器访问处理过程 2.4.5.11. BFM日志和消息处理过程 2.4.5.12. Verilog HDL格式化函数
2.4.5.9. BFM配置处理过程 x
2.4.5.9.1. ebfm_cfg_rp_ep处理过程 2.4.5.9.2. ebfm_cfg_decode_bar处理过程
2.4.5.10. BFM共享存储器访问处理过程 x
2.4.5.10.1. 共享存储器常量 2.4.5.10.2. shmem_write任务 2.4.5.10.3. shmem_read函数 2.4.5.10.4. shmem_display Verilog HDL函数 2.4.5.10.5. shmem_fill处理过程 2.4.5.10.6. shmem_chk_ok函数
2.4.5.11. BFM日志和消息处理过程 x
2.4.5.11.1. ebfm_display Verilog HDL函数 2.4.5.11.2. ebfm_log_stop_sim Verilog HDL函数 2.4.5.11.3. ebfm_log_set_suppressed_msg_mask任务 2.4.5.11.4. ebfm_log_set_stop_on_msg_mask Verilog HDL任务 2.4.5.11.5. ebfm_log_open Verilog HDL函数 2.4.5.11.6. ebfm_log_close Verilog HDL函数
2.4.5.12. Verilog HDL格式化函数 x
2.4.5.12.1. himage1 2.4.5.12.2. himage2 2.4.5.12.3. himage4 2.4.5.12.4. himage8 2.4.5.12.5. himage16 2.4.5.12.6. dimage1 2.4.5.12.7. dimage2 2.4.5.12.8. dimage3 2.4.5.12.9. dimage4 2.4.5.12.10. dimage5 2.4.5.12.11. dimage6 2.4.5.12.12. dimage7
1. 设计示例描述
2. 快速入门指南
3. 用于 PCI Express* 的 Intel® FPGA R-tile Avalon® Streaming IP设计实例用户指南存档
4. 用于PCI Express的Intel FPGA R-tile Avalon® Streaming IP设计实例用户指南文档修订历史

2.4.5.11.1. ebfm_display Verilog HDL函数

ebfm_display规程或函数显示仿真标准输出的指定类型的消息，以及如果调用ebfm_log_open时的日志文件。

当调用下列每个规程时，基于消息类型和位掩码值的默认设置，消息可能被禁止，仿真可能会停止，或两种情况并存。可根据想要显示的消息和是否想要指定的消息终止仿真来调用这两个规程中的其中之一或两者并用。

  • 当调用ebfm_log_set_suppressed_msg_mask时，根据位掩码的值，消息的显示可能会被抑制。
  • 当调用ebfm_log_set_stop_on_msg_mask时，根据位掩码的值，显示消息后能够终止仿真。

位置

altrpcietb_g3bfm_log.v

Syntax（句法）

Verilog HDL: dummy_return:=ebfm_display(msg_type, message);

Argument（自变量）

 msg_type

消息类型。应为表 1中定义的常量之一。

message

限制消息字符串最长是100个字符。此外，由于Verilog HDL不支持可变长度字符串，因此在显示消息之前，该例程去掉前导字符8'h00。

Return（返回）

always 0

仅适用于Verilog HDL例程。
二级标题