仅对英特尔可见 — GUID： sss1396493843003
Ixiasoft
1.1.2. LAB控制信号
每个LAB都包含专用逻辑以将控制信号驱动到各自LE中。
控制信号包括：
- 两个时钟信号
- 两个时钟使能信号
- 两个异步清零信号
- 一个同步清零信号
- 一个同步加载信号
图 4. MAX® 10器件的全LAB（LAB-Wide）控制信号
| 控制信号 | 说明 |
|---|---|
| labclk1 |
|
| labclk2 | |
| labclkena1 |
|
| labclkena2 | |
| labclr1 | 异步清零信号
|
| labclr2 | |
| syncload | 同步加载和同步清零信号：
|
| synclr |
您可以一次使用多达8个的控制信号。寄存器packing和同步加载不能被同时使用。
每个LAB可以有多达四个的非全局控制信号。您可以使用其他的LAB控制信号只要这些信号是全局信号。
控制寄存器预设逻辑的全LAB异步不可用。则通过非门反向技术实现寄存器预设。 MAX® 10器件仅支持预设或异步清零信号。
除清零端口以外， MAX® 10器件提供一个将器件中所有寄存器复位的全芯片（chip-wide）复位管脚（DEV_CLRn）。先设置一个选项控制该管脚，然后在 Quartus® Prime软件中进行编译。此全芯片复位会覆盖所有其他控制信号。