2.5. Fractured MAC Segmented Interface for FHT Transceivers
This section describes the fractured interface signals when you select the MAC segmented client interface in the IP parameter editor for FHT transceivers.
The datapath interface consists of a fractured interface where the same set of signals is re-used for a single or multiple port datapath connections.
The following tables displays the ports details and the supported variants for each of the reconfiguration groups. The mode selection refers to the Ethernet mode parameter in the F-Tile Ethernet Multirate IP core Profile # IP Configuration tab.
| Top Level Interface | Mode | TX Interface | RX Interface |
|---|---|---|---|
| i_tx_mac_data[127:0] i_tx_mac_valid i_tx_mac_inframe[1:0] i_tx_mac_eop_empty[5:0] o_tx_mac_ready i_tx_mac_error[1:0] i_tx_mac_skip_crc[1:0] o_rx_mac_data[127:0] o_rx_mac_valid o_rx_mac_inframe[1:0] o_rx_mac_eop_empty[5:0] o_rx_mac_fcs_error[1:0] o_rx_mac_error[3:0] o_rx_mac_status[5:0] |
1x 25GE-1 |
Port 0: i_tx_mac_data[63:0] i_tx_mac_valid i_tx_mac_inframe[0] i_tx_mac_eop_empty[2:0] o_tx_mac_ready i_tx_mac_error i_tx_mac_skip_crc |
Port 0: o_rx_mac_data[63:0] o_rx_mac_valid o_rx_mac_inframe[0] o_rx_mac_eop_empty[2:0] o_rx_mac_fcs_error[0] o_rx_mac_error[1:0] o_rx_mac_status[2:0] |
| 1x 50GE-1 |
Port 0: i_tx_mac_data[127:0] i_tx_mac_valid i_tx_mac_inframe[1:0] i_tx_mac_eop_empty[5:0] o_tx_mac_ready i_tx_mac_error[1:0] i_tx_mac_skip_crc[1:0] |
Port 0: o_rx_mac_data[127:0] o_rx_mac_valid o_rx_mac_inframe[1:0] o_rx_mac_eop_empty[5:0] o_rx_mac_fcs_error[1:0] o_rx_mac_error[3:0] o_rx_mac_status[5:0] |
| Top Level Interface | Mode | TX Interface | RX Interface |
|---|---|---|---|
| i_tx_mac_data[255:0] i_tx_mac_valid[3:0] i_tx_mac_inframe[3:0] i_tx_mac_eop_empty[11:0] o_tx_mac_ready[3:0] i_tx_mac_error[3:0] i_tx_mac_skip_crc[3:0] o_rx_mac_data[255:0] o_rx_mac_valid[3:0] o_rx_mac_inframe[3:0] o_rx_mac_eop_empty[11:0] o_rx_mac_fcs_error[3:0] o_rx_mac_error[7:0] o_rx_mac_status[11:0] |
4x 25GE-1 |
Port 0: i_tx_mac_data[63:0] i_tx_mac_valid[0] i_tx_mac_inframe[0] i_tx_mac_eop_empty[2:0] o_tx_mac_ready[0] i_tx_mac_error[0] i_tx_mac_skip_crc[0] Port 1: i_tx_mac_data[127:64] i_tx_mac_valid[1] i_tx_mac_inframe[1] o_tx_mac_ready[1] i_tx_mac_eop_empty[5:3] i_tx_mac_error[1] i_tx_mac_skip_crc[1] Port 2: i_tx_mac_data[191:128] i_tx_mac_valid[2] i_tx_mac_inframe[2] i_tx_mac_eop_empty[8:6] o_tx_mac_ready[2] i_tx_mac_error[2] i_tx_mac_skip_crc[2] Port 3: i_tx_mac_data[255:192] i_tx_mac_valid[3] i_tx_mac_inframe[3] i_tx_mac_eop_empty[11:9] o_tx_mac_ready[3] i_tx_mac_error[3] i_tx_mac_skip_crc[3] |
Port 0: o_rx_mac_data[63:0] o_rx_mac_valid[0] o_rx_mac_inframe[0] o_rx_mac_eop_empty[2:0] o_rx_mac_fcs_error[0] o_rx_mac_error[1:0] o_rx_mac_status[2:0] Port 1: o_rx_mac_data[127:64] o_rx_mac_valid[1] o_rx_mac_inframe[1] o_rx_mac_eop_empty[5:3] o_rx_mac_fcs_error[1] o_rx_mac_error[3:2] o_rx_mac_status[5:3] Port 2: o_rx_mac_data[191:128] o_rx_mac_valid[2] o_rx_mac_inframe[2] o_rx_mac_eop_empty[8:6] o_rx_mac_fcs_error[2] o_rx_mac_error[5:4] o_rx_mac_status[8:6] Port 3: o_rx_mac_data[255:192] o_rx_mac_valid[3] o_rx_mac_inframe[3] o_rx_mac_eop_empty[11:9] o_rx_mac_fcs_error[3] o_rx_mac_error[7:6] o_rx_mac_status[11:9] |
| 2x 50GE-2/ 2x 50GE-1 |
Port 0: i_tx_mac_data[127:0] i_tx_mac_valid[0] i_tx_mac_inframe[1:0] i_tx_mac_eop_empty[5:0] o_tx_mac_ready[0] i_tx_mac_error[1:0] i_tx_mac_skip_crc[1:0] Port 2: i_tx_mac_data[255:128] i_tx_mac_valid[2]i_tx_mac_inframe[3:2] i_tx_mac_eop_empty[11:6] o_tx_mac_ready[2] i_tx_mac_error[3:2] i_tx_mac_skip_crc[3:2] |
Port 0: o_rx_mac_data[127:0] o_rx_mac_valid[0] o_rx_mac_inframe[1:0] o_rx_mac_eop_empty[5:0] o_rx_mac_fcs_error[1:0] o_rx_mac_error[3:0] o_rx_mac_status[5:0] Port 2: o_rx_mac_data[255:128] o_rx_mac_valid[2] o_rx_mac_inframe[3:2] o_rx_mac_eop_empty[11:6] o_rx_mac_fcs_error[3:2] o_rx_mac_error[7:4] o_rx_mac_status[11:6] |
|
| 1x 100GE-4/ 1x 100GE-2/ 1x 100GE-1 |
Port 0: i_tx_mac_data[255:0] i_tx_mac_valid[0] i_tx_mac_inframe[3:0] i_tx_mac_eop_empty[11:0] o_tx_mac_ready[0] i_tx_mac_error[3:0] i_tx_mac_skip_crc[3:0] |
Port 0: o_rx_mac_data[255:0] o_rx_mac_valid[0] o_rx_mac_inframe[3:0] o_rx_mac_eop_empty[11:0] o_rx_mac_fcs_error[3:0] o_rx_mac_error[7:0] o_rx_mac_status[11:0] |
| Top Level Interface | Mode | TX Interface | RX Interface |
|---|---|---|---|
| i_tx_mac_data[255:0] i_tx_mac_valid[1:0] i_tx_mac_inframe[3:0] i_tx_mac_eop_empty[11:0] o_tx_mac_ready[1:0] i_tx_mac_error[3:0] i_tx_mac_skip_crc[3:0] o_rx_mac_data[255:0] o_rx_mac_valid[1:0] o_rx_mac_inframe[3:0] o_rx_mac_eop_empty[11:0] o_rx_mac_fcs_error[3:0] o_rx_mac_error[7:0] o_rx_mac_status[11:0] |
1x 100GE-2/ 1x 100GE-1 |
Port 0: i_tx_mac_data[255:0] i_tx_mac_valid[0] i_tx_mac_inframe[3:0] i_tx_mac_eop_empty[11:0] o_tx_mac_ready[0] i_tx_mac_error[3:0] i_tx_mac_skip_crc[3:0] |
Port 0: o_rx_mac_data[255:0] o_rx_mac_valid[0] o_rx_mac_inframe[3:0] o_rx_mac_eop_empty[11:0] o_rx_mac_fcs_error[3:0] o_rx_mac_error[7:0] o_rx_mac_status[11:0] |
| 2x 50GE-1 |
Port 0: i_tx_mac_data[127:0] i_tx_mac_valid[0] i_tx_mac_inframe[1:0] i_tx_mac_eop_empty[5:0] o_tx_mac_ready[0] i_tx_mac_error[1:0] i_tx_mac_skip_crc[1:0] Port 1: i_tx_mac_data[255:128] i_tx_mac_valid[1] i_tx_mac_inframe[3:2] i_tx_mac_eop_empty[11:6] o_tx_mac_ready[1] i_tx_mac_error[3:2] i_tx_mac_skip_crc[3:2] |
Port 0: o_rx_mac_data[127:0] o_rx_mac_valid[0] o_rx_mac_inframe[1:0] o_rx_mac_eop_empty[5:0] o_rx_mac_fcs_error[1:0] o_rx_mac_error[3:0] o_rx_mac_status[5:0] Port 1: o_rx_mac_data[255:128] o_rx_mac_valid[1] o_rx_mac_inframe[3:2] o_rx_mac_eop_empty[11:6] o_rx_mac_fcs_error[3:2] o_rx_mac_error[7:4] o_rx_mac_status[11:6] |
|
| 2x 25GE-1 |
Port 0: i_tx_mac_data[63:0] i_tx_mac_valid[0] i_tx_mac_inframe[0] i_tx_mac_eop_empty[2:0] o_tx_mac_ready[0] i_tx_mac_error[0] i_tx_mac_skip_crc[0] Port 1: i_tx_mac_data[191:128] i_tx_mac_valid[1] i_tx_mac_inframe[2] i_tx_mac_eop_empty[8:6] o_tx_mac_ready[1] i_tx_mac_error[2] i_tx_mac_skip_crc[2] |
Port 0: o_rx_mac_data[63:0] o_rx_mac_valid[0] o_rx_mac_inframe[0] o_rx_mac_eop_empty[2:0] o_rx_mac_fcs_error[0] o_rx_mac_error[1:0] o_rx_mac_status[2:0] Port 1: o_rx_mac_data[191:128] o_rx_mac_valid[1] o_rx_mac_inframe[2] o_rx_mac_eop_empty[8:6] o_rx_mac_fcs_error[2] o_rx_mac_error[5:4] o_rx_mac_status[8:6] |
|
| 1x 50GE-2 |
Port 0: i_tx_mac_data[127:0] i_tx_mac_valid[0] i_tx_mac_inframe[1:0] i_tx_mac_eop_empty[5:0] o_tx_mac_ready[0] i_tx_mac_error[1:0] i_tx_mac_skip_crc[1:0] |
Port 0: o_rx_mac_data[127:0] o_rx_mac_valid[0] o_rx_mac_inframe[1:0] o_rx_mac_eop_empty[5:0] o_rx_mac_fcs_error[1:0] o_rx_mac_error[3:0] o_rx_mac_status[5:0] |
| Top Level Interface | Mode | TX Interface | RX Interface |
|---|---|---|---|
| i_tx_mac_data[255:0] i_tx_mac_valid[1:0] i_tx_mac_inframe[3:0] i_tx_mac_eop_empty[11:0] o_tx_mac_ready[1:0] i_tx_mac_error[3:0] i_tx_mac_skip_crc[3:0] o_rx_mac_data[255:0] o_rx_mac_valid[1:0] o_rx_mac_inframe[3:0] o_rx_mac_eop_empty[11:0] o_rx_mac_fcs_error[3:0] o_rx_mac_error[7:0] o_rx_mac_status[11:0] |
1x 100GE-1 |
Port 0: i_tx_mac_data[255:0] i_tx_mac_valid i_tx_mac_inframe[3:0] i_tx_mac_eop_empty[11:0] o_tx_mac_ready[0] i_tx_mac_error[3:0] i_tx_mac_skip_crc[3:0] |
Port 0: o_rx_mac_data[255:0] o_rx_mac_valid o_rx_mac_inframe[3:0] o_rx_mac_eop_empty[11:0] o_rx_mac_fcs_error[3:0] o_rx_mac_error[7:0] o_rx_mac_status[11:0] |
| 1x 50GE-1 |
Port 0: i_tx_mac_data[127:0] i_tx_mac_valid i_tx_mac_inframe[1:0] i_tx_mac_eop_empty[5:0] o_tx_mac_ready i_tx_mac_error[1:0] i_tx_mac_skip_crc[1:0] |
Port 0: o_rx_mac_data[127:0] o_rx_mac_valid o_rx_mac_inframe[1:0] o_rx_mac_eop_empty[5:0] o_rx_mac_fcs_error[1:0] o_rx_mac_error[3:0] o_rx_mac_status[5:0] |
|
| 1x 25GE-1 |
Port 0: i_tx_mac_data[63:0] i_tx_mac_valid i_tx_mac_inframe[0] i_tx_mac_eop_empty[2:0] o_tx_mac_ready i_tx_mac_error[0:0] i_tx_mac_skip_crc[0:0] |
Port 0: o_rx_mac_data[63:0] o_rx_mac_valid o_rx_mac_inframe[0:0] o_rx_mac_eop_empty[2:0] o_rx_mac_fcs_error[0:0] o_rx_mac_error[1:0] o_rx_mac_status[2:0] |
| Top Level Interface | Mode | TX Interface | RX Interface |
|---|---|---|---|
| i_tx_mac_data[1023:0] i_tx_mac_valid[3:0] i_tx_mac_inframe[15:0] i_tx_mac_eop_empty[47:0] o_tx_mac_ready[3:0] i_tx_mac_error[15:0] i_tx_mac_skip_crc[15:0] o_rx_mac_data[1023:0] o_rx_mac_valid[3:0] o_rx_mac_inframe[15:0] o_rx_mac_eop_empty[47:0] o_rx_mac_fcs_error[15:0] o_rx_mac_error[31:0] o_rx_mac_status[47:0] |
1x 400GE-4 |
Port 0: i_tx_mac_data[1023:0] i_tx_mac_valid[0] i_tx_mac_inframe[15:0] i_tx_mac_eop_empty[47:0] o_tx_mac_ready[0] i_tx_mac_error[15:0] i_tx_mac_skip_crc[15:0] |
Port 0: o_rx_mac_data[1023:0] o_rx_mac_valid[3:0] o_rx_mac_inframe[15:0] o_rx_mac_eop_empty[47:0] o_rx_mac_fcs_error[15:0] o_rx_mac_error[31:0] o_rx_mac_status[47:0] |
| 1x 200GE-4 |
Port 0: i_tx_mac_data[511:0] i_tx_mac_valid[0] i_tx_mac_inframe[7:0] i_tx_mac_eop_empty[23:0] o_tx_mac_ready[0] i_tx_mac_error[7:0] i_tx_mac_skip_crc[7:0] |
Port 0: o_rx_mac_data[511:0] o_rx_mac_valid[0] o_rx_mac_inframe[7:0] o_rx_mac_eop_empty[23:0] o_rx_mac_fcs_error[7:0] o_rx_mac_error[5:0] o_rx_mac_status[23:0] |
|
| 2x 200GE-2 |
Port 0: i_tx_mac_data[511:0] i_tx_mac_valid[0] i_tx_mac_inframe[7:0] i_tx_mac_eop_empty[23:0] o_tx_mac_ready[0] i_tx_mac_error[7:0] i_tx_mac_skip_crc[7:0] Port 2: i_tx_mac_data[1023:512] i_tx_mac_valid[2] i_tx_mac_inframe[15:8] i_tx_mac_eop_empty[47:24] o_tx_mac_ready[2] i_tx_mac_error[15:8] i_tx_mac_skip_crc[15:8] |
Port 0: o_rx_mac_data[63:0] o_rx_mac_valid o_rx_mac_inframe[0:0] o_rx_mac_eop_empty[2:0] o_rx_mac_fcs_error[0:0] o_rx_mac_error[1:0] o_rx_mac_status[2:0] Port 2: o_rx_mac_data[1023:512] o_rx_mac_valid[2] o_rx_mac_inframe[15:8] o_rx_mac_eop_empty[47:24] o_rx_mac_fcs_error[15:8] o_rx_mac_error[31:16] o_rx_mac_status[47:24] |
|
| 2x 100GE-2 |
Port 0: i_tx_mac_data[255:0] i_tx_mac_valid[0] i_tx_mac_inframe[3:0]] i_tx_mac_eop_empty[11:0] o_tx_mac_ready[0] i_tx_mac_error[3:0] i_tx_mac_skip_crc[3:0] Port 2: i_tx_mac_data[767:512] i_tx_mac_valid[2] i_tx_mac_inframe[11:8] i_tx_mac_eop_empty[35:24] o_tx_mac_ready[2] i_tx_mac_error[11:8] i_tx_mac_skip_crc[11:8] |
Port 0: o_rx_mac_data[255:0] o_rx_mac_valid[0] o_rx_mac_inframe[3:0] o_rx_mac_eop_empty[11:0] o_rx_mac_fcs_error[3:0] o_rx_mac_error[7:0] o_rx_mac_status[11:0] Port 2: o_rx_mac_data[767:512] o_rx_mac_valid[2] o_rx_mac_inframe[11:8] o_rx_mac_eop_empty[35:24] o_rx_mac_fcs_error[11:8] o_rx_mac_error[23:16] o_rx_mac_status[35:24] |
|
| 4x 100GE-1 |
Port 0: i_tx_mac_data[255:0] i_tx_mac_valid[0] i_tx_mac_inframe[3:0] i_tx_mac_eop_empty[11:0] o_tx_mac_ready[0] i_tx_mac_error[3:0] i_tx_mac_skip_crc[3:0] Port 1: i_tx_mac_data[511:256] i_tx_mac_valid[1] i_tx_mac_inframe[7:4] i_tx_mac_eop_empty[23:12] o_tx_mac_ready[1] i_tx_mac_error[7:4] i_tx_mac_skip_crc[7:4] Port 2: i_tx_mac_data[767:512] i_tx_mac_valid[2] i_tx_mac_inframe[11:8] i_tx_mac_eop_empty[35:24] o_tx_mac_ready[2] i_tx_mac_error[11:8] i_tx_mac_skip_crc[11:8] Port 3: i_tx_mac_data[1023:768] i_tx_mac_valid[3] i_tx_mac_inframe[15:12] i_tx_mac_eop_empty[47:36] o_tx_mac_ready[3] i_tx_mac_error[15:12] i_tx_mac_skip_crc[15:12] |
Port 0: o_rx_mac_data[255:0] o_rx_mac_valid[0] o_rx_mac_inframe[3:0] o_rx_mac_eop_empty[11:0] o_rx_mac_fcs_error[3:0] o_rx_mac_error[7:0] o_rx_mac_status[11:0] Port 1: o_rx_mac_data[511:256] o_rx_mac_valid[1] o_rx_mac_inframe[7:4] o_rx_mac_eop_empty[23:12] o_rx_mac_fcs_error[7:4] o_rx_mac_error[15:8] o_rx_mac_status[23:12] Port 2: o_rx_mac_data[767:512] o_rx_mac_valid[2] o_rx_mac_inframe[11:8] o_rx_mac_eop_empty[35:24] o_rx_mac_fcs_error[11:8] o_rx_mac_error[23:16] o_rx_mac_status[35:24] Port 3: o_rx_mac_data[1023:768] o_rx_mac_valid[3] o_rx_mac_inframe[15:12] o_rx_mac_eop_empty[47:36] o_rx_mac_fcs_error[15:12] o_rx_mac_error[31:24] o_rx_mac_status[47:36] |
| Top Level Interface | Mode | TX Interface | RX Interface |
|---|---|---|---|
| i_tx_mac_data[511:0] i_tx_mac_valid[3:0] i_tx_mac_inframe[7:0] i_tx_mac_eop_empty[23:0] o_tx_mac_ready[3:0] i_tx_mac_error[7:0] i_tx_mac_skip_crc[7:0] o_rx_mac_data[511:0] o_rx_mac_valid[3:0] o_rx_mac_inframe[7:0] o_rx_mac_eop_empty[23:0] o_rx_mac_fcs_error[7:0] o_rx_mac_error[15:0] o_rx_mac_status[23:0] |
1x 200GE-4/ 1x 200GE-2 |
Port 0: i_tx_mac_data[511:0] i_tx_mac_valid[0] i_tx_mac_inframe[7:0] i_tx_mac_eop_empty[23:0] o_tx_mac_ready[0] i_tx_mac_error[7:0] i_tx_mac_skip_crc[7:0] |
Port 0: o_rx_mac_data[511:0] o_rx_mac_valid[0] o_rx_mac_inframe[7:0] o_rx_mac_eop_empty[23:0] o_rx_mac_fcs_error[7:0] o_rx_mac_error[15:0] o_rx_mac_status[23:0] |
| 2x 100GE-2/ 2x 100GE-1 |
Port 0: i_tx_mac_data[255:0] i_tx_mac_valid[0] i_tx_mac_inframe[3:0] i_tx_mac_eop_empty[11:0] o_tx_mac_ready[0] i_tx_mac_error[3:0] i_tx_mac_skip_crc[3:0] Port 2: i_tx_mac_data[511:256] i_tx_mac_valid[2] i_tx_mac_inframe[7:4] i_tx_mac_eop_empty[23:12] o_tx_mac_ready[2] i_tx_mac_error[7:4] i_tx_mac_skip_crc[7:4] |
Port 0: o_rx_mac_data[255:0] o_rx_mac_valid[0] o_rx_mac_inframe[3:0] o_rx_mac_eop_empty[11:0] o_rx_mac_fcs_error[3:0] o_rx_mac_error[7:0] o_rx_mac_status[11:0] Port 2: o_rx_mac_data[511:256] o_rx_mac_valid[2] o_rx_mac_inframe[7:4] o_rx_mac_eop_empty[23:12] o_rx_mac_fcs_error[7:4] o_rx_mac_error[15:8] o_rx_mac_status[23:12] |
|
| 4x 50GE-1 |
Port 0: i_tx_mac_data[127:0] i_tx_mac_valid[0] i_tx_mac_inframe[1:0] i_tx_mac_eop_empty[5:0] o_tx_mac_ready[0] i_tx_mac_error[1:0] i_tx_mac_skip_crc[1:0] Port 1: i_tx_mac_data[255:128] i_tx_mac_valid[1] i_tx_mac_inframe[3:2] i_tx_mac_eop_empty[11:6] o_tx_mac_ready[1] i_tx_mac_error[3:2] i_tx_mac_skip_crc[3:2] Port 2: i_tx_mac_data[383:256] i_tx_mac_valid[2] i_tx_mac_inframe[5:4] i_tx_mac_eop_empty[17:12] o_tx_mac_ready[2] i_tx_mac_error[5:4] i_tx_mac_skip_crc[5:4] Port 3: i_tx_mac_data[511:384] i_tx_mac_valid[3] i_tx_mac_inframe[7:6] i_tx_mac_eop_empty[23:18] o_tx_mac_ready[3] i_tx_mac_error[7:6] i_tx_mac_skip_crc[7:6] |
Port 0: o_rx_mac_data[127:0] o_rx_mac_valid[0] o_rx_mac_inframe[1:0] o_rx_mac_eop_empty[5:0] o_rx_mac_fcs_error[1:0] o_rx_mac_error[3:0] o_rx_mac_status[5:0] Port 1: o_rx_mac_data[255:128] o_rx_mac_valid[1] o_rx_mac_inframe[3:2] o_rx_mac_eop_empty[11:6] o_rx_mac_fcs_error[3:2] o_rx_mac_error[7:4] o_rx_mac_status[11:6] Port 2: o_rx_mac_data[383:256] o_rx_mac_valid[2] o_rx_mac_inframe[5:4] o_rx_mac_eop_empty[17:12] o_rx_mac_fcs_error[5:4] o_rx_mac_error[11:8] o_rx_mac_status[17:12] Port 3: o_rx_mac_data[511:384] o_rx_mac_valid[3] o_rx_mac_inframe[7:6] o_rx_mac_eop_empty[23:18] o_rx_mac_fcs_error[7:6] o_rx_mac_error[15:12] o_rx_mac_status[23:18] |
|
| 2x 50GE-2 |
Port 0: i_tx_mac_data[127:0] i_tx_mac_valid[0] i_tx_mac_inframe[1:0] i_tx_mac_eop_empty[5:0] o_tx_mac_ready[0] i_tx_mac_error[1:0] i_tx_mac_skip_crc[1:0] Port 2: i_tx_mac_data[383:256] i_tx_mac_valid[2] i_tx_mac_inframe[5:4] i_tx_mac_eop_empty[17:12] o_tx_mac_ready[2] i_tx_mac_error[5:4] i_tx_mac_skip_crc[5:4] |
Port 0: o_rx_mac_data[127:0] o_rx_mac_valid[0] o_rx_mac_inframe[1:0] o_rx_mac_eop_empty[5:0] o_rx_mac_fcs_error[1:0] o_rx_mac_error[3:0] o_rx_mac_status[5:0] Port 2: o_rx_mac_data[383:256] o_rx_mac_valid[2] o_rx_mac_inframe[5:4] o_rx_mac_eop_empty[17:12] o_rx_mac_fcs_error[5:4] o_rx_mac_error[11:8] o_rx_mac_status[17:12] |
|
| 1x 100GE-4 |
Port 0: i_tx_mac_data[255:0] i_tx_mac_valid[0] i_tx_mac_inframe[3:0] i_tx_mac_eop_empty[11:0] o_tx_mac_ready[0] i_tx_mac_error[3:0] i_tx_mac_skip_crc[3:0] |
Port 0: o_rx_mac_data[255:0] o_rx_mac_valid[0] o_rx_mac_inframe[3:0] o_rx_mac_eop_empty[11:0] o_rx_mac_fcs_error[3:0] o_rx_mac_error[7:0] o_rx_mac_status[11:0] |
| Top Level Interface | Mode | TX Interface | RX Interface |
|---|---|---|---|
| i_tx_mac_data[511:0] i_tx_mac_valid[1:0] i_tx_mac_inframe[7:0] i_tx_mac_eop_empty[23:0] o_tx_mac_ready[1:0] i_tx_mac_error[7:0] i_tx_mac_skip_crc[7:0] o_rx_mac_data[511:0] o_rx_mac_valid[1:0] o_rx_mac_inframe[7:0] o_rx_mac_eop_empty[23:0] o_rx_mac_fcs_error[7:0] o_rx_mac_error[15:0] o_rx_mac_status[23:0] |
1x 200GE-2 |
Port 0: i_tx_mac_data[511:0] i_tx_mac_valid[0] i_tx_mac_inframe[7:0] i_tx_mac_eop_empty[23:0] o_tx_mac_ready[0] i_tx_mac_error[7:0] i_tx_mac_skip_crc[7:0] |
Port 0: o_rx_mac_data[511:0] o_rx_mac_valid[0] o_rx_mac_inframe[7:0] o_rx_mac_eop_empty[23:0] o_rx_mac_fcs_error[7:0] o_rx_mac_error[15:0] o_rx_mac_status[23:0] |
| 2x 100GE-1 |
Port 0: i_tx_mac_data[255:0] i_tx_mac_valid[0] i_tx_mac_inframe[3:0] i_tx_mac_eop_empty[11:0] o_tx_mac_ready[0] i_tx_mac_error[3:0] i_tx_mac_skip_crc[3:0] Port 1: i_tx_mac_data[511:256] i_tx_mac_valid[1] i_tx_mac_inframe[7:4] i_tx_mac_eop_empty[23:12] o_tx_mac_ready[1] i_tx_mac_error[7:4] i_tx_mac_skip_crc[7:4] |
Port 0: o_rx_mac_data[255:0] o_rx_mac_valid[0] o_rx_mac_inframe[3:0] o_rx_mac_eop_empty[11:0] o_rx_mac_fcs_error[3:0] o_rx_mac_error[7:0] o_rx_mac_status[11:0] Port 1: o_rx_mac_data[511:256] o_rx_mac_valid[1] o_rx_mac_inframe[7:4] o_rx_mac_eop_empty[23:12] o_rx_mac_fcs_error[7:4] o_rx_mac_error[15:8] o_rx_mac_status[23:12] |
|
| 1x 100GE-2 |
Port 0: i_tx_mac_data[255:0] i_tx_mac_valid[0] i_tx_mac_inframe[1:0] i_tx_mac_eop_empty[5:0] o_tx_mac_ready[0] i_tx_mac_error[3:0] i_tx_mac_skip_crc[3:0] |
Port 0: o_rx_mac_data[255:0] o_rx_mac_valid[0] o_rx_mac_inframe[3:0] o_rx_mac_eop_empty[11:0] o_rx_mac_fcs_error[3:0] o_rx_mac_error[7:0] o_rx_mac_status[11:0] |
|
| 2x 50GE-1 |
Port 0: i_tx_mac_data[127:0] i_tx_mac_valid[0] i_tx_mac_inframe[1:0] i_tx_mac_eop_empty[5:0] o_tx_mac_ready[0] i_tx_mac_error[1:0] i_tx_mac_skip_crc[1:0] Port 1: i_tx_mac_data[383:256] i_tx_mac_valid[1] i_tx_mac_inframe[5:4] i_tx_mac_eop_empty[17:12] o_tx_mac_ready[1] i_tx_mac_error[5:4] i_tx_mac_skip_crc[5:4] |
Port 0: o_rx_mac_data[127:0] o_rx_mac_valid[0] o_rx_mac_inframe[1:0] o_rx_mac_eop_empty[5:0] o_rx_mac_fcs_error[1:0] o_rx_mac_error[3:0] o_rx_mac_status[5:0] Port 1: o_rx_mac_data[383:256] o_rx_mac_valid[1] o_rx_mac_inframe[5:4] o_rx_mac_eop_empty[17:12] o_rx_mac_fcs_error[5:4] o_rx_mac_error[11:8] o_rx_mac_status[17:12] |
|
| 1x 50GE-2 |
Port 0: i_tx_mac_data[127:0] i_tx_mac_valid[0] i_tx_mac_inframe[1:0] i_tx_mac_eop_empty[5:0] o_tx_mac_ready[0] i_tx_mac_error[1:0] i_tx_mac_skip_crc[1:0] |
Port 0: o_rx_mac_data[127:0] o_rx_mac_valid[0] o_rx_mac_inframe[1:0] o_rx_mac_eop_empty[5:0] o_rx_mac_fcs_error[1:0] o_rx_mac_error[3:0] o_rx_mac_status[5:0] |